مكتبات مكتوبة بلغة Verilog

picorv32

PicoRV32 - وحدة معالجة مركزية RISC-V مُحسّنة الحجم.
  • 2.5k
  • ISC

darkriscv

تم تنفيذ نواة وحدة المعالجة المركزية المفتوحة RISC-V في Verilog من نقطة الصفر في ليلة واحدة!.
  • 1.7k
  • BSD 3-clause "New" or "Revised"

verilog-ethernet

مكونات Verilog Ethernet لتنفيذ FPGA.
  • 1.6k
  • MIT

corundum

بطاقة واجهة شبكة مفتوحة المصدر قائمة على FPGA ومنصة للحساب داخل الشبكة.
  • 1.2k
  • GNU General Public License v3.0

hdl

مكتبات ومشروعات HDL.
  • 1.2k
  • GNU General Public License v3.0

zipcpu

صغير وخفيف الوزن ، RISC CPU ناعمة.
  • 1.1k

serv

SERV - وحدة المعالجة المركزية SErial RISC-V.
  • 1.1k
  • ISC

verilog-axi

مكونات Verilog AXI لتنفيذ FPGA.
  • 992
  • MIT

oh

مكتبة Verilog لمصممي ASIC و FPGA (بواسطة aolofsson).
  • 971
  • MIT

OpenROAD

تطبيق OpenROAD الموحد الذي ينفذ تدفق RTL إلى GDS. التوثيق على https://openroad.readthedocs.io/en/latest/.
  • 910
  • BSD 3-clause "New" or "Revised"

openc910

OpenXuantie - OpenC910 Core.
  • 844
  • Apache License 2.0

uhd

مستودع برنامج تشغيل الأجهزة USRP ™.
  • 821
  • GNU General Public License v3.0

riscv

RISC-V CPU Core (RV32IM) (مدمج للغاية).
  • 813
  • BSD 3-clause "New" or "Revised"

vortex

  • 802
  • BSD 3-clause "New" or "Revised"

verilog-pcie

مكونات Verilog PCI express.
  • 713
  • MIT

open-fpga-verilog-tutorial

تعرف على كيفية تصميم الأنظمة الرقمية وتوليفها في FPGA باستخدام أدوات مفتوحة المصدر فقط.
  • 679
  • GNU General Public License v3.0 only

apio

: الشتلات: نظام بيئي مفتوح المصدر لألواح FPGA المفتوحة.
  • 650
  • GNU General Public License v3.0 only

OpenFPGA

مولد FPGA IP مفتوح المصدر (بواسطة lnis-uofu).
  • 607
  • MIT

biriscv

32 بت Superscalar RISC-V CPU.
  • 598
  • Apache License 2.0

microwatt

برنامج Open POWER ISA softcore الصغير مكتوب في VHDL 2008.
  • 564
  • GNU General Public License v3.0

USB_C_Industrial_Camera_FPGA_USB3

ملفات المصدر والتوثيق لمشروع الكاميرا الصناعية USB C ، يحتوي هذا الريبو على لوحات PCB و FPGA والكاميرا و USB بالإضافة إلى FPGA Firmware و USB Controller Firmware source.
  • 553

riscv_vhdl

تنفيذ نظام RISC-V المحمول على شريحة: RTL ، مصحح الأخطاء وأجهزة المحاكاة.
  • 519
  • Apache License 2.0

riscv-formal

إطار التحقق الرسمي RISC-V.
  • 489
  • ISC

OpenTimer

أداة تحليل توقيت عالية الأداء لأنظمة VLSI.
  • 437
  • GNU General Public License v3.0

vroom

VRoom! وحدة المعالجة المركزية RISC-V (بواسطة MoonbaseOtago).
  • 403
  • GNU General Public License v3.0 only

CFU-Playground

هل تريد معالج ML أسرع؟ افعلها بنفسك! - إطار عمل للعب مع أكواد التشغيل المخصصة لتسريع TensorFlow Lite للميكروكونترولر (TFLM)...... البرنامج التعليمي عبر الإنترنت: https://google.github.io/CFU-Playground/ للحصول على مستندات مرجعية ، انظر الرابط أدناه..
  • 393
  • Apache License 2.0

litepcie

بصمة صغيرة ونواة PCIe قابلة للتكوين.
  • 385
  • GNU General Public License v3.0

basejump_stl

BaseJump STL: مكتبة قوالب قياسية لـ SystemVerilog.
  • 369
  • GNU General Public License v3.0

wb2axip

جسور الحافلات والاحتمالات والنهايات الأخرى.
  • 368

convolution_network_on_FPGA

تسريع CNN على Virtex-7 FPGA مع فيريلوج HDL.
  • 345