مكتبات مكتوبة بلغة Verilog

xfcp

منصة تحكم FPGA قابلة للتوسيع.
  • 44
  • MIT

zbasic

نظام ZipCPU بسيط ، أساسي ، مصمم للاختبار والتكامل السريع في الأنظمة الجديدة.
  • 38

interpolation

تقنيات الاستيفاء الرقمي المطبقة على معالجة الإشارات الرقمية.
  • 37

Verilog_Calculator_Matrix_Multiplication

هذا مشروع بسيط يوضح كيفية ضرب مصفوفتين 3x3 في Verilog..
  • 37
  • Mozilla Public License 2.0

NTHU-ICLAB

清華大學 | 積體電路設計實驗 (IC LAB) | 110上.
  • 34

MiSTery

Atari ST / STe core for FPGAs.
  • 30

demo-projects

مشاريع تجريبية لمختلف لوحات Kintex FPGA (بواسطة openXC7).
  • 30
  • BSD 3-clause "New" or "Revised"

Arcade-TMNT_MiSTer

سلاحف النينجا من كونامي لمنصة MiSTer FPGA.
  • 29
  • GNU General Public License v3.0 only

MiSTerFPGA_YC_Encoder

تمت إعادة جميع الأعمال إلى YC / NTSC & PAL Encoder لـ MiSTerFPGA.
  • 29
  • MIT

fftdemo

عرض يوضح كيف يمكن تجميع عدة مكونات لبناء مخطط طيفي محاكى.
  • 28

neorv32-verilog

♻️ قم بتحويل معالج NEORV32 إلى وحدة قائمة شبكة فيريلوج سهلة التركيب قابلة للتركيب باستخدام GHDL..
  • 28
  • BSD 3-clause "New" or "Revised"

a2o

كانت نواة A2O بمثابة متابعة لـ A2I ، مكتوبة بلغة Verilog ، ودعمت عدد سلاسل رسائل أقل من A2I ، ولكن أداء أعلى لكل سلسلة رسائل ، باستخدام التنفيذ خارج الترتيب (إعادة تسمية السجل ، ومحطات الحجز ، ومخزن الإكمال) ومتجر طابور. يتم الآن تحديثه من أجل الامتثال والاندماج في المشاريع المفتوحة. (بواسطة OpenPOWERFoundation).
  • 27
  • GNU General Public License v3.0

FPGA_RealTime_and_Static_Sobel_Edge_Detection

تنفيذ مبطن لاكتشاف حواف Sobel على كاميرا OV7670 وعلى الصور الثابتة.
  • 27
  • MIT

dbgbus

مجموعة من حافلات التصحيح تم تطويرها وتقديمها في zipcpu.com.
  • 27

jt89

sn76489 نواة Verilog متوافقة ، مع التركيز على تنفيذ FPGA وتوافق Megadrive / Master System.
  • 26
  • GNU General Public License v3.0 only

gateware

وحدات IP الفرعية ، مهيأة لتسهيل تكامل CI.
  • 24
  • GNU General Public License v3.0

boxlambda

صندوق رمل للحواسيب الصغيرة يعتمد على FPGA لتجربة البرامج و RTL.
  • 24
  • MIT

psram-tang-nano-9k

وحدة تحكم PSRAM / HyperRAM مفتوحة المصدر لـ Sipeed Tang Nano 9K / Gowin GW1NR-LV9QN88PC6 / 15 FPGA.
  • 24
  • Apache License 2.0

CPLD-Guide

دليل الأجهزة المنطقية القابلة للبرمجة المعقدة (CPLD).
  • 21

FPGA_OV7670_Camera_Interface

دفق في الوقت الحقيقي لكاميرا OV7670 عبر VGA بدقة 640 × 480 بمعدل 30 إطارًا في الثانية.
  • 21
  • MIT

Rosebud

إطار عمل تطوير Middlebox المعجل من FPGA.
  • 20
  • MIT

color3

معلومات حول لوحة eeColor Color3 HDMI FPGA.
  • 19
  • MIT

RISC-V

تنفيذ تصميم RV32I Core في Verilog HDL بامتداد Zicsr.
  • 19
  • MIT

ice40_power

تحليل الطاقة لأجهزة ICE40UP5K-SG48.
  • 18
  • MIT

arrowzip

عرض مستند إلى ZipCPU للوحة MAX1000 FPGA.
  • 17

icozip

منفذ عرض ZipCPU للوح icoboard.
  • 16

caravel_fulgor_opamp

اختبار رقاقة الأغراض العامة OpAmp باستخدام Skywater SKY130 PDK.
  • 15
  • Apache License 2.0

FusionConverter

تصميم ملفات لمحول NeoGeo MVS إلى AES مفتوح الأجهزة.
  • 15
  • GNU General Public License v3.0 only

dyract

مستودع DyRACT مفتوح المصدر.
  • 14

cia-verilog

تنفيذ 8250 محول الواجهة المعقدة (CIA) في فيريلوج.
  • 14